隨著PCB信號切換速度不斷增長，當(dāng)今的PCB設(shè)計(jì)廠商需要理解和控制PCB跡線的阻抗。相應(yīng)于現(xiàn)代數(shù)字電路較短的信號傳輸時(shí)間和較高的時(shí)鐘速率，PCB跡線不再是簡單的連接，而是傳輸線。

 

    在實(shí)際情況中，需要在數(shù)字邊際速度高于1ns或模擬頻率超過300Mhz時(shí)控制跡線阻抗。PCB跡線的關(guān)鍵參數(shù)之一是其特性阻抗（即波沿信號傳輸線路傳送時(shí)電壓與電流的比值）。印制電路板上導(dǎo)線的特性阻抗是電路板設(shè)計(jì)的一個(gè)重要指標(biāo)，特別是在高頻電 路的PCB設(shè)計(jì)中，必須考慮導(dǎo)線的特性阻抗和器件或信號所要求的特性阻抗是否一致，是否匹配。這就涉及到兩個(gè)概念：阻抗控制與阻抗匹配，本文重點(diǎn)討論阻抗控制和疊層設(shè)計(jì)的問題。
 

阻抗控制：

    阻抗控制(eImpedance Controling)，線路板中的導(dǎo)體中會(huì)有各種信號的傳遞，為提高其傳輸速率而必須提高其頻率，線路本身若因蝕刻，疊層厚度，導(dǎo)線寬度等不同因素，將會(huì)造成阻抗值得變化，使其信號失真。故在高速線路板上的導(dǎo)體，其阻抗值應(yīng)控制在某一范圍之內(nèi)，稱為“阻抗控制”。

    PCB跡線的阻抗將由其感應(yīng)和電容性電感、電阻和電導(dǎo)系數(shù)確定。影響PCB走線的阻抗的因素主要有：銅線的寬度、銅線的厚度、介質(zhì)的介電常數(shù)、介質(zhì)的厚度、焊盤的厚度、地線的路徑、走線周邊的走線等。PCB阻抗的范圍是 25 至120 歐姆。

    在實(shí)際情況下，PCB傳輸線路通常由一個(gè)導(dǎo)線跡線、一個(gè)或多個(gè)參考層和絕緣材質(zhì)組成。跡線和板層構(gòu)成了控制阻抗。PCB將常常采用多層結(jié)構(gòu)，并且控制阻抗也可以采用各種方式來構(gòu)建。但是，無論使用什么方式，阻抗值都將由其物理結(jié)構(gòu)和絕緣材料的電子特性決定：

信號跡線的寬度和厚度；

跡線兩側(cè)的內(nèi)核或預(yù)填材質(zhì)的高度；

跡線和板層的配置；

內(nèi)核和預(yù)填材質(zhì)的絕緣常數(shù)。

PCB傳輸線主要有兩種形式：微帶線（Microstrip）與帶狀線（Stripline）。

 

微帶線（Microstrip）：

    微帶線是一根帶狀導(dǎo)線，指只有一邊存在參考平面的傳輸線，頂部和側(cè)邊都曝置于空氣中（也可上敷涂覆層），位于絕緣常數(shù) Er 線路板的表面之上，以電源或接地層為參考。如下圖所示：

注意：在實(shí)際的PCB制造中，板廠通常會(huì)在PCB板的表面涂覆一層綠油，因此在實(shí)際的阻抗計(jì)算中，通常對于表面微帶線采用下圖所示的模型進(jìn)行計(jì)算：

 

帶狀線（Stripline）：

帶狀線是置于兩個(gè)參考平面之間的帶狀導(dǎo)線，如下圖所示，H1和H2代表的電介質(zhì)的介電常數(shù)可以不同。

    上述兩個(gè)例子只是微帶線和帶狀線的一個(gè)典型示范，具體的微帶線和帶狀線有很多種，如覆膜微帶線等，都是跟具體的PCB的疊層結(jié)構(gòu)相關(guān)。

    用于計(jì)算特性阻抗的等式需要復(fù)雜的數(shù)學(xué)計(jì)算，通常使用場求解方法，其中包括邊界元素分析在內(nèi)，因此使用專門的阻抗計(jì)算軟件SI9000，我們所需做的就是控制特性阻抗的參數(shù)：

絕緣層的介電常數(shù)Er、走線寬度W1、W2（梯形）、走線厚度T和絕緣層厚度H。

對于W1、W2的說明：

此處的W=W1，W1=W2.

規(guī)則：W1=W-A

W—-設(shè)計(jì)線寬

A—–Etch loss (見上表)

走線上下寬度不一致的原因是：PCB板制造過程中是從上到下而腐蝕，因此腐蝕出來的線呈梯形。

   走線厚度T與該層的銅厚有對應(yīng)關(guān)系，具體如下：

銅厚：

COPPER THICKNESS
Base copper thk	For inner layer	For outer layer
H OZ	0.6mil	1.8mil
1 OZ	1.2MIL	2.5MIL
2 OZ	2.4MIL	3.6MIL

綠油厚度：

*因綠油厚度對阻抗影響較小，故假定為定值0.5mil。

我們可以通過控制這幾個(gè)參數(shù)來達(dá)到阻抗控制的目的，下面以安維的底板PCB為例說明阻抗控制的步驟和SI9000的使用：

底板PCB的疊層為下圖所示：

第二層為地平面，第五層為電源平面，其余各層為信號層。

各層的層厚如下表所示：

Layer Name	Type	Material	Thinkness	Class
	SURFACE	AIR
TOP	CONDUCTOR	COPPER	0.5 OZ	ROUTING
	DIELECTRIC	FR-4	3.800MIL
L2-INNER	CONDUCTOR	COPPER	1 OZ	PLANE
	DIELECTRIC	FR-4	5.910MIL
L3-INNER	CONDUCTOR	COPPER	1 OZ	ROUTING
	DIELECTRIC	FR-4	33.O8MIL
L4-INNER	CONDUCTOR	COPPER	1 OZ	ROUTING
	DIELECTRIC	FR-4	5.910MIL
L5-INNER	CONDUCTOR	COPPER	1 OZ	PLANE
	DIELECTRIC	FR-4	3.800MIL
BOTTOM	CONDUCTOR	COPPER	0.5 OZ	ROUTING
	SURFACE	AIR

 

說明：中間各層間的電介質(zhì)為FR-4，其介電常數(shù)為4.2；頂層和底層為裸層，直接與空氣接觸，空氣的介電常數(shù)為1。

需要進(jìn)行阻抗控制的信號為：

DDR的數(shù)據(jù)線，單端阻抗為50歐姆，走線層為TOP和L2、L3層，走線寬度為5mil。

時(shí)鐘信號CLK和USB數(shù)據(jù)線，差分阻抗控制在100歐姆，走線層為L2、L3層，走線寬度為6mil，走線間距為6mil。

對于計(jì)算精度的說明：

1、對于單端阻抗控制，計(jì)算值等于客戶要求值；

2、對于其他特性阻抗控制：

對于其它所有的阻抗設(shè)計(jì)(包括差別和特性阻抗)
 

*計(jì)算值與名義值差別應(yīng)小于的阻抗范圍的10%：

例如：客戶要求：60+/-10%ohm

阻抗范圍=上限66-下限54=12ohms

阻抗范圍的10%=12X10%=1.2ohms

計(jì)算值必須在紅框范圍內(nèi)。其余情況類推。