為了提高傳輸速率和傳輸距離，電腦和通訊產(chǎn)業(yè)正逐步轉(zhuǎn)移到高速串列匯流排，在晶片-晶片、板卡-板卡與背板間實現(xiàn)高速互連。這些高速串列匯流排的速率正從過去USB2.0、LVDS及FireWire1394的幾百Mbps，提升到當(dāng)前PCI-Express G1/G2、SATA G1/G2、XAUI/2XAUI、XFI的數(shù)Gbps，甚至達(dá)10Gbps，這意味著電腦與通訊業(yè)的PCB廠商對差分走線的阻抗控制要求將越來越高，因此使PCB制造商及高速PCB設(shè)計人員面臨前所未有的挑戰(zhàn)。本文將結(jié)合PCB業(yè)界的測試標(biāo)淮IPC-TM-650手冊，討論真實差分TDR測試方法的原理及特點。

 

IPC-TM-650測試手冊是一套全面性PCB產(chǎn)業(yè)測試規(guī)格，從PCB的機(jī)械特性、化學(xué)特性、物理特性、電氣特性、環(huán)境特性等方面提供了詳盡測試方法及測試要求。該手冊的2.5節(jié)描述了PCB電氣特性，而其中的2.5.5.7a則全面介紹了PCB特征阻抗測試方法和相應(yīng)的測試儀器要求，并包含了單端走線和差分走線的阻抗測試。

 

TDR基本原理

圖1是一個階躍訊號在傳輸線(如PCB走線)上傳輸時的示意圖。而傳輸線是透過電介質(zhì)與GND分隔的，就像無數(shù)個微小的電容器并聯(lián)。當(dāng)電訊號到達(dá)某個位置時，就會使該位置上的電壓產(chǎn)生變化，如同為電容器充電。由于傳輸線在此位置上具備對地電流迴路，因此會產(chǎn)生阻抗。但該阻抗只有階躍訊號自身才能感覺到，這就是所謂的特征阻抗。

 

當(dāng)傳輸線上出現(xiàn)阻抗不連續(xù)的現(xiàn)象時，在阻抗變化之處的階躍訊號就會產(chǎn)生反射現(xiàn)象，若對反射訊號進(jìn)行取樣并顯示在示波器屏幕上，就會得到圖2所示的波形，該波形顯示了一條被測試的傳輸線在不同位置上的阻抗變化。

 

我們可以比較圖2中的兩個波形。這是使用兩臺解析度不同的TDR設(shè)備在測試同一條傳輸線時獲得的測試結(jié)果。兩款設(shè)備對傳輸線阻抗變化的反映不同，一個明顯而另一個不明顯。TDR設(shè)備感測傳輸線阻抗不連續(xù)的解析度主要取決于TDR設(shè)備發(fā)出之階躍訊號上升時間的快慢，快的上升時間可獲得高解析度。而TDR設(shè)備的上升時間往往和測試系統(tǒng)的頻寬相關(guān)，頻寬高的測試系統(tǒng)擁有更快的上升時間。從另一個角度考慮，TDR設(shè)備的系統(tǒng)頻寬限制了TDR測試的解析度。在IPC-TM-650測試手冊中，對TDR設(shè)備的上升時間是依照系統(tǒng)上升時間(tsys)來定義。在測量一臺TDR設(shè)備的系統(tǒng)上升時間時，可以讓一臺TDR設(shè)備的輸出短路，此時可測出該TDR設(shè)備的(tsys)(上升及下降時間)。圖3的TDR設(shè)備系統(tǒng)上升時間約為28ps。

圖1：階躍訊號在傳輸線中的傳輸情況
 

圖2：TDR測試反映傳輸線的阻抗資訊

 

圖3：TDR系統(tǒng)上升/下降時間的測定

 

圖4是另一臺TDR設(shè)備的系統(tǒng)上升/下降時間測試結(jié)果，約在38ps~40ps之間。這代表不同的TDR設(shè)備在系統(tǒng)上升/下降時間上有很大區(qū)別，因此其呈現(xiàn)的傳輸線阻抗測試解析度也有很大不同。

圖4：另一臺TDR設(shè)備的上升/下降時間測量結(jié)果

 

系統(tǒng)上升時間和解析度的關(guān)系可用下列公式表示：

Resolution= (tsys*V)/2，V為電訊號在被測試傳輸線上的傳輸速率。

為方便測試者瞭解TDR測試解析度及PCB走線的最小測試長度，IPC-TM-650測試手冊也提供了速查數(shù)據(jù)(圖5)。

圖5：IPC-TM-650測試手冊提供的對照表

 

差分TDR設(shè)備基本要求

在以往的IPC-TM-650手冊中，對PCB差分TDR測試的要求較為寬松。手冊中允許測試者根據(jù)TDR測試設(shè)備的情況使用兩種不同的方法。

 

方法一：當(dāng)測試者擁有差分TDR測試設(shè)備時，測試設(shè)備同時打出兩個幅度相等、方向相反的階躍脈沖，并透過這對差分訊號的相互作用直接測出差分走線阻抗。

 

方法二：當(dāng)測試者沒有差分TDR測試設(shè)備時，測試設(shè)備在差分走線(A線與B線)時，先在A線上打出階躍訊號，測試A階躍訊號在A線上的反射特性記為AA，同時測出A階躍訊號在B線上的感應(yīng)訊號，記錄為BA。隨后，在B線上打出階躍訊號，測試B階躍訊號在B線上的反射特性記為BB，同時測出B階躍訊號在A線上的感應(yīng)訊號，記錄為AB。透過對獲得的AA、AB、BB、BA四個數(shù)值進(jìn)行計算，可得出差分走線阻抗。該方法又稱為‘偽差分(Super-Position)’。

 

但是在目前的最新版IPC-TM-650手冊中，僅僅保留了方法一中的真差分TDR測試描述。而不再有方法二的‘偽差分’TDR測試方法描述。以下將就兩種差分TDR測試方法進(jìn)行對比。

 

1. 真差分測試法

如圖6所示：階躍訊號A和階躍訊號B是一對方向相反、幅度相等且同時發(fā)出的差分階躍訊號。我們不但在差分TDR設(shè)備上看到差分的階躍訊號，當(dāng)使用一臺即時示波器觀測這對階躍訊號時，也能證實這是真正的差分訊號。

圖6：真實差分TDR測試系統(tǒng)顯示的波形

 

由于注入DUT(待測設(shè)備)中的TDR階躍脈沖是差分訊號，因此TDR設(shè)備可以直接測出差分走線的特征阻抗。使用差分階躍訊號進(jìn)行真差分TDR測試，為使用者帶來的最大好處就是可以實現(xiàn)虛擬接地，如圖7所示。

圖7：虛擬接地原理

 

由于差分走線和差分訊號是平衡的，差分訊號的中心電壓點和地平面是等電勢的，因此在使用差分階躍訊號進(jìn)行差分TDR測試時，只要保證通道A和通道B共地，即無需與DUT之間接地。

 

2. 偽差分法

如圖8所示，階躍訊號A和階躍訊號B并非同時打出，且方向不是相反，因此注入到DUT中的階躍訊號完全不是差分訊號。

圖8：偽差分法TDR測試原理

 

在這種‘偽差分TDR’設(shè)備屏幕上，往往會經(jīng)過人為的軟體調(diào)整，讓我們看到同時發(fā)出且方向相反的階躍訊號。

但若用一臺即時示波器來觀測這兩個階躍脈沖，則可看到如圖9所示的波形，可看出兩個階躍脈沖間的真實即時關(guān)系中存在著2us的時間差，即這兩個階躍訊號并不是差分訊號。

圖9：用即時示波器觀察‘偽差分’法TDR系統(tǒng)波形

 

這種TDR階躍脈沖稱為偽差分訊號，因為它并沒有真正實現(xiàn)一個高速差分訊號的傳輸過程，即幅度相等，方向相反。因此這種方法不能直接測出DUT的差分阻抗，只能使用軟體計算方法對差分阻抗測試進(jìn)行模擬運算。在TDR設(shè)備上得到經(jīng)過運算的2個幅度相等，極性相反階躍脈沖。這種差分TDR測試帶來的侷限性是：無法真實獲得差分訊號間的同時相互作用、無法實現(xiàn)虛擬接地；且當(dāng)進(jìn)行差分TDR測試時，通道A和通道B的探棒都必須有各自獨立的接地點。但在PCB內(nèi)部的真實差分走線附近往往找不到接地點，導(dǎo)致無法在PCB內(nèi)部對真實的差分走線進(jìn)行測量。

 

為解決偽差分TDR設(shè)備難以實現(xiàn)對PCB內(nèi)部真實走線進(jìn)行差分TDR測量的問題，一般的PCB生產(chǎn)商都會在PCB周圍加上具有接地點的差分走線測試條，稱為‘Coupon’，圖10為典型的PCB，上方是測試用‘Coupon’，下方是板內(nèi)的真實走線。為方便探棒連接，測試點的間距通常達(dá)100mil　(2.54mm)，已大幅超越差分走線間距；測試點旁邊還會放置接地點，間距同樣為100mil。

圖10：電路板上Coupon與真實走線的差別

 

Coupon測試的侷限性與差異

從圖10中可看到測試‘coupon’和板內(nèi)真實走線間的差別：

1. 雖然走線間距、走線寬度一致，但coupon測試點的間距固定為100mil(即最初的雙列直插式IC接腳間距)，而板內(nèi)真實走線的末端(即晶片接腳)間距是不同的，隨著QFP、PLCC、BGA封裝的出現(xiàn)，晶片接腳間距遠(yuǎn)小于雙列直插式IC封裝間距。

 

2. coupon走線是理想的直線，而板內(nèi)真實走線往往是彎曲的。PCB設(shè)計人員和生產(chǎn)人員很容易將coupon的走線理想化，但PCB上的真實走線則會因為各種因素導(dǎo)致走線不規(guī)則。

 

3. coupon與板內(nèi)真實走線在整個PCB上的位置不同。coupon都位于PCB邊緣，在PCB出廠時往往會被生產(chǎn)商去掉。而板內(nèi)真實走線的位置則相當(dāng)多樣，有的靠近電路板邊緣，有的位于板中央。

 

由于上述差異，導(dǎo)致coupon的特征阻抗往往與板內(nèi)真實走線阻抗存在幾項差異。首先是coupon測試點間距與coupon走線的間距不同，導(dǎo)致測試點與走線之間的阻抗不連續(xù)。而PCB內(nèi)的真實差分走線末端(即晶片接腳)間距往往與走線間距相等或非常相近，因此會帶來不同的阻抗測試結(jié)果。

 

其次是彎曲的走線與理想走線反映的阻抗變化不一致。在走線彎折處的特征阻抗往往不連續(xù)，而coupon的理想化走線則不能反映由于走線彎曲所帶來的阻抗不連續(xù)現(xiàn)象。

 

第三是coupon與真實走線在PCB上的位置不同。目前的PCB均采多層走線設(shè)計，在生產(chǎn)時需經(jīng)過壓制。當(dāng)PCB壓制時，電路板上的不同位置所受到的壓力也不可能一致，如此將導(dǎo)致PCB不同位置上的介電常數(shù)不同，特征阻抗也當(dāng)然不同。

 

由此可見，僅對PCB的coupon進(jìn)行TDR測試并不能完全反映PCB內(nèi)真實走線的特征阻抗。無論是PCB生產(chǎn)商、高速電路設(shè)計人員或制造者，都希望能對PCB內(nèi)的真實高速差分走線直接進(jìn)行TDR測試，以獲得淮確的特征阻抗資訊。阻礙真實測試的主要原因有兩項：難以找到差分TDR探棒的接地點；以及差分走線的末端間距是多變的。

 

差分TDR測試優(yōu)勢

如果TDR設(shè)備發(fā)出的階躍訊號是差分訊號，就可以實現(xiàn)虛擬接地，即差分TDR探棒無需與被測試的PCB接地。只要測試者手中有一個間距可調(diào)的差分TDR探棒即可完成測試。

 

圖11是一個頻寬達(dá)18GHz的差分TDR探棒在進(jìn)行差分TDR測試時的情況。它的探針間距可在0.5mm~4.5mm間連續(xù)可調(diào)，即使在測試一個比圓珠筆尖還微小的測試點時，仍能讓設(shè)計人員以單手完成作業(yè)。

圖11：高頻寬差分TDR探棒進(jìn)行精密的TDR探測

 

由于探棒頻寬達(dá)18GHz，因此可獲得很高的測試解析度，圖12是對coupon差分走線進(jìn)行測試時獲得的結(jié)果。紅色波形是對coupon最初的測試結(jié)果，隨后在走線上貼上了一個很小的膠條(紅色圓圈所示部位)然后再進(jìn)行測試，獲得了如白色波形的測試結(jié)果，顯示出僅貼上小膠條所帶來的微小阻抗不連續(xù)也能透過高頻寬差分TDR探棒清晰地反映出來。

圖12：高頻寬TDR差分探棒進(jìn)行PCB差分探測獲得的結(jié)果

 

真實差分的TDR設(shè)備配合高頻寬差分探棒進(jìn)行PCB差分特征阻抗測試時，無需在PCB內(nèi)辛苦地尋找接地點，只要探針調(diào)整到合適的間距，即可輕松對PCB內(nèi)的真實差分走線進(jìn)行探測。

 

本文小結(jié)

使用一臺真實差分的TDR設(shè)備，并利用差分訊號可實現(xiàn)虛擬接地的便利性，再搭配間距可調(diào)的差分TDR探棒，將能輕松實現(xiàn)對PCB內(nèi)真實差分走線的特征阻抗測量，讓高速PCB設(shè)計人員和PCB制造商在進(jìn)行PCB測試時獲得極高的測試效率和淮確的測試結(jié)果。